

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

08-102747

(43)Date of publication of application: 16.04.1996

(51)Int.Cl.

H04L 12/28

H04L 29/06

H04Q 3/00

(21)Application number: 06-261626

(71)Applicant: TOSHIBA CORP

(22)Date of filing:


30.09.1994

(72)Inventor: MIYAZAWA YUICHI

(54) LSI FOR COMMUNICATION

(57) Abstract:

PURPOSE: To eliminate the need of dedicated hardwares for respective processings, to reduce a scale and to cope with the addition and change of physical layers in the future by providing a processor inside an LSI and allowing the processor to perform an overhead processing. CONSTITUTION: Data inputted to a reception frame disassembling part 1 are divided into an overhead and a payload, a prescribed processing is performed to the payload in a cell processing part 2 and it is sent to an ATM layer. The overhead is sent to a memory 3 and the processor 4 reads it, performs a prescribed processing to the various kinds of information and writes it in a status register 5. In the meantime, transmission data are inputted from the ATM layer to a transmission cell processing part 8 in the ATM cell form of 53 bytes, error correction information is put in a cell header and transmission to a frame assembling part 9 is performed. Then, the processor 6 takes out the overhead byte of an overhead memory 7 updated by the information of the register 5 and assembles and transmits a transmission frame. In such a manner, by using the processor and the overhead memory and performing the processings to be performed in the physical layer, the scale of the hardware is reduced.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-102747

(43)公開日 平成8年(1996)4月16日


| (51) Int.Cl. ⁶ H 0 4 L 12/28 29/06 H 0 4 Q 3/00 | 識別記号 | 庁内整理番号 | FI | | | 1 | 技術表示箇所 |
|--|-----------------|-----------|---------|------------------|--------------------|------|------------|
| 110 1 0 0 0 0 | | 9466-5K | H04L | 11/ 20 | | F | |
| | | 9371 – 5K | | 13/ 00 | 305 | Z | |
| | | | 永龍査審 | 未請求 | 請求項の数7 | FD | (全 21 頁) |
| (21)出願番号 | 特願平6-261626 | | (71)出願人 | 0000030 株式会社 | | | |
| (22)出顧日 | 平成6年(1994)9月30日 | | | 神奈川県川崎市幸区堀川町72番地 | | | 备地 |
| | | | (72)発明者 | 宮沢 ネ | 右一 | | |
| | | | | | 県川崎市幸区小向 B摩川工場内 | 向東芝岡 | 灯1 株式会 |
| | | | (74)代理人 | 弁理士 | 三好 秀和 | (外34 | 当) |
| | | | | | | | |
| | | | | | | | |
| | | | | | | | |
| | | | | | | | |
| | | | | | | | |

(54) 【発明の名称】 通信用LSI

(57)【要約】 (修正有)

【目的】将来の物理層規格の追加・変更に柔軟に対応でき、ハードウェア規模を縮少する。

【構成】ネットワークからのデータを受信する受信フレ ーム分解部1と、この受信フレーム分解部にて分解され たデータのうち、ペイロードの処理を行い、ATM層に 出力する受信セル処理部2と、受信フレーム分解部1に て分解されたデータのうち、オーバヘッドを蓄積する受 信オーバヘッドメモリ3と、この受信オーバヘッドメモ リにて蓄積された所望のデータを入力して、受信時のオ ーバヘッドの処理を行う受信プロセッサ4と、この受信 プロセッサにて処理された結果を記憶するステータスレ ジスタ5と、これに記憶された結果を入力し、送信時の オーパヘッドの処理を行う送信プロセッサ6と、この送 信プロセッサの出力を蓄積する送信オーバヘッドメモリ 7と、ATM層からのデータを受信する送信セル処理部 8と、この送信セル処理部の出力及び送信オーバヘッド メモリの出力をフレームに組立て、ネットワークに送信 する送信フレーム組立部9とを有する。



1

【特許請求の範囲】

【請求項1】 B-ISDNの物理層のプロトコル処理を行う通信LSIにおいて、

オーバヘッド情報を格納するメモリと、プロトコル処理 のプログラムを実行するプロセッサとを備えることを特 徴とする通信用LSI。

【請求項2】 前記プロセッサは、物理層のフレームに同期した信号の入力により、待機状態から所定の動作を行なう動作状態に変化することを特徴とする請求項1に記載の通信用LSI。

【請求項3】 前記物理層のフレームに同期した信号は、物理層フレームの各行に対応して発生し、プロトコル処理のプログラムが物理層フレームの各行に対応して定義されていることを特徴とする請求項2に記載の通信用LSI。

【請求項4】 前記プロセッサは、受信を行うときプロトコル処理のプログラムを実行する受信プロセッサと、送信を行うときプロトコル処理のプログラムを実行する送信プロセッサとを備えることを特徴とする請求項1に記載の通信用LSI。

【請求項5】 B-ISDNの物理層のプロトコル処理を行う通信LSIにおいて、

ネットワークからのデータを受信する受信フレーム分解 部と、この受信フレーム分解部にて分解されたデータの うち、ペイロード部の処理を行い、ATM層に出力する 受信セル処理部と、

前記受信フレーム分解部にて分解されたデータのうち、 オーバヘッド部を蓄積する受信オーバヘッドメモリ部 と

この受信オーバヘッドメモリ部にて蓄積された所望のデ 30 ータを入力して、受信時のオーバヘッドの処理を行う受信プロセッサ部と、

この受信プロセッサ部にて処理された結果を記憶するステータスレジスタ部と、

このステータスレジスタ部に記憶された結果を入力し、 送信時のオーバヘッドの処理を行う送信プロセッサ部 1

この送信プロセッサ部の出力を蓄積する送信オーバヘッ ドメモリ部と、

ATM層からのデータを受信する送信セル処理部と、 この送信セル処理部の出力及び前記送信オーバヘッドメ モリ部の出力をフレームに組立て、ネットワークに送信 する送信フレーム組立部と、

を具備することを特徴とする通信用LSI。

【請求項6】 前記受信プロセッサ部は、現在実行している命令の次に実行する命令語を格納する番地を保持するプログラムカウンタと、

このプログラムカウンタが保持する番地に格納された命令を出力し、プロトコル処理のプログラムの記憶及び変更が可能なプログラムRAMと、

このプログラムRAMから出力された命令を保持する命令レジスタと、

この命令レジスタにて保持された命令のデコードを行う 命令デコーダと、

前記受信フレーム分解部及び受信オーバヘッドメモリに 格納されたデータを選択するセレクタと、

このセレクタにて選択されたデータを保持するレジスタ レ

このレジスタに保持されたデータを入力し、処理を行う 10 演算部と、

を有することを特徴とする請求項5に記載の通信用LS

【請求項7】 前記受信オーバヘッドメモリ部は、オーバヘッドのSOH、AUポインタ、及びPOHをその構造のまま格納することを特徴とする請求項5に記載の通信用LSI。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は通信用LSIに関し、特 20 に、今後の規格の追加・変更に柔軟に対応する物理層の 伝送フレームの処理を行う通信用LSIに関する。

[0002]

【従来の技術】主に光ファイバーを使って家庭、企業、 公共施設、商業施設、官公庁等の間を高速の通信回線で 結び、家庭に向けてはビデオオンデマンド、テレビショ ッピング、遠隔医療、チケット予約などのサービスを、 また企業向けには高速データ通信、テレビ会議等のサー ビスを実現する構想が進んでいるが、これを一般にBー ISDN (Broadband Integrated Services Digital Ne twork =広帯域サービス総合ディジタル網)と称し、国 内では2010年までに全国的なネットワークを完成さ せる予定で計画が進んでいる。このB-ISDNについ ては「わかりやすいB-ISDN技術」(富永英義監 修、オーム社、平成5年10月25日発行)に解説され ている。一般に通信のプロトコルは階層化されており、 B-ISDNでは下から物理層、ATM層、ATMアダ プテーション層および上位層という階層構成になってい る。物理層は光・電気変換、ピット同期、伝送フレーム の処理を行なう。ATM層はATMセルのヘッダに関す 40 る処理を、ATMアダプテーション層はユーザデータと ATMセル間の変換を行なう。上位層はコネクションの 設定・解消といったプロトコル処理を行なう。

【0003】 ここで、B-ISDNの物理層としてIT U (International Telecommunication Union =国際電気通信連合)においてSDH (Synchronous Digital Hierachy=同期ディジタルハイアラーキ)が規定されている。SDHでは伝送レートが155.52MbpsのSTM-1と622.08MbpsのSTM-4の2通りが規定されているが、以下155.52MbpsのSTM-1で説明50 する。STM-1の伝送フレーム構造は図9(a)に示

したようになっている。伝送フレームは理解を容易にするため横270バイト、縦9行の構造で表す。実際には1行目の左端の1バイトから順次ビットストリームに変換して伝送する。伝送フレームの先頭の9列にはオーバヘッドとしてSOHとAU-4ポインタが配置され、残りの部分にはVC-4と呼ばれるバーチャルコンテナが入る。また、VC-4は図9(b)に示した通り、横261バイト、縦9行の構造をとり、先頭の1列にPOHと呼ばれるオーバヘッドが配置されている。VC-4においてPOHを除く部分を「ペイロード」と呼び、5310バイトのATMセルがマッピングされる。

【0004】次に、図9(a)に示したSOH及びAU - 4に格納されているパラメータの配置図を図11(a)に示す。また、これらのパラメータの用途を図10(a)に示す。同様に、図9(b)に示したPOHに格納されているパラメータの配置図を図11(b)に示す。また、これらのパラメータの用途を図10(b)に示す。本発明の通信用LSIが応用分野として想定しているユーザ・網インタフェースでは図10(a)に示すように使用されるオーバヘッドは一部である。なおこれ 20らの図表で"NNI"とあるのはNetwork Node Interfaceの略であり、これに対して、ユーザ・網インタフェースは"UNI"(User Network Interface)と略称してある。

【0005】次に、以下の説明での便宜のため、物理層で扱う情報を以下に示す。なお、これらについてはBell core発行のTA-NWT-000253、TR-NWT-001112、ITU-T発行のRecommendation I. 432に規定されている他、「SDH伝送方式」(島田 禎晋監修、オーム社、平成5年9月20日発行)にも解 30 説されている。

障害状態

LOS (Loss of Signal): 入力信号がゼロの状態が 2. 3μ sec 以上 100μ sec 以下の範囲で継続した場合検出とする。また2フレーム連続で正常な同期パターン (A1, A2) を検出し、かつその同期パターンの間にLOS条件が成立しない場合に検出解除とする。なお、同期パターンはフレームの先頭にあり、STM-1の場合A1 (=F6H) が3個、A2 (=28H) が3 個の計48ビットで構成される。

OOF (Out of Frame): 4フレーム連続で同期パターンエラー発生のとき検出とする。なお受信したフレームで同期パターン48ビットの内1ビットでもエラーしていると同期パターンエラーと認識される。2フレーム連続で正常な同期パターン(A1, A2)を検出し、かつその同期パターンの間にLOS条件が成立しない場合に検出解除とする。

LOF (Loss of Frame): 3 msec 間〇〇F状態が継続したとき検出とする。また 3 msec 間〇〇F解除状態が継続したとき検出解除とする。

LOP (Loss of Pointer): N回続けて(Nは8~10)正常なポインタが検出されたとき、またはN回続けてNDF有効状態が検出されたときLOP状態検出とする。なおNDFは正常作動時には1回だけ有効になる。 LOP状態で正常なNDFを1回だけ受信するか3回続けて正常なポインタが検出されたときに検出解除とす

LOC (Loss of Cell Delineation): N回連続で(Nは7程度)セルヘッダ誤り発生で検出。またN回連続で正常なセルヘッダ検出(=セル同期確立)で解除する。

警報信号

セクションAIS (Alarm Indication Signal):LOSまたはLOF状態で送出。受信不良状態の解消で送出を停止する。

パスAIS (Alarm Indication Signal):受信不良状態に入ったか、受信フレームでセクションAISを検出したとき送出し、受信が正常でセクションAISも検出されないとき送出を停止する。

セクションFERF(Far End Receive Failure):L O OSまたはLOF状態または受信フレームからセクションAISを検出したとき送出。受信不良状態の解消およびセクションAIS不検出で送出を停止する。

パスFERF(Far End Receive Failure ; PFER F): LOS、LOF、LOP、LOCのいずれかの状態または受信フレームからセクションAISまたはパスAISを検出したとき送出する。上記状態の解消で送出を停止する。

パスYEL (Yellow; PYEL) : パスFERFの状態 $が2\sim10$ 秒継続したとき送出する。またパスFERF の解消で送出を停止する。

統計情報

セクションBIP-8 (SBIP-8):1フレーム全体について8ビットずつの排他的論理和(EXOR)をとった結果。送信時はこの計算結果を次のフレームのB1バイトに入れる。受信時は計算結果を次の受信フレームのB1バイトと比較して不一致ビット数をエラービット数としてカウントする。

セクションBIP-24 (SBIP-24):1フレーム全体 (ただしSOHの3行目までは除く)について24ビットずつの排他的論理和(EXOR)をとった結果。送信時は次のフレームのB2バイトに入れる。受信時は次の受信フレームのB2バイトと比較してエラービット数をカウントする。

パスBIP-8 (PBIP-8): VC4全体について8ビットずつの排他的論理和(EXOR)をとった結果。送信時は次のフレームのB3バイトに入れる。受信時は次の受信フレームのB3バイトと比較してエラービット数をカウントする。

セクションFEBE:受信フレームのエラービット数。 50 受信したフレームについてセクションBIP-24を計 5

算し、それを次のフレームのB2バイトと比較することで、エラービットの数が得られる。これをセクションFEBEとして送信フレームのZ2パイトに入れる。

パスFEBE:受信VC4のエラービット数。受信した VC4についてパスBIP-8を計算し、それを次のV C4のB3バイトと比較することで、エラービットの数 が得られる。これをパスFEBEとして送信フレームの G1パイトに入れる。

【0006】フレームオーパヘッドの処理は以下のように要約される。

[送信時]

A1:F6Hに固定。

A2:28Hに固定。

C1:01H. 02H. 03Hのいずれかの値に固定。

B1:前のフレームのセクションBIP-8の結果を入れる。

H1/H2:VC4のポインタ値を入れる。またパスA IS送出時H1, H2をともにFFHにする。

H3:パスAIS送出時FFHにする。

B2:前のフレームのセクションBIP-24の結果を 20 入れる。

K2:セクションAIS送出時、下位3ビットを111 にする。

Z2:セクションFEBEの値を入れる。

J1:64バイトの文字データを循環的に入れる。

B3:1つ前のVC4のパスBIP-8の結果を入れる。

C2:13Hに固定。

G1:上位4ビットにパスFEBEの値を入れる。パスFERF送出時は上位4ビットに1001を設定する。パスYEL送出時は上位から5ビット目に1を立てる。なお、上記以外のオーバヘッドバイトは00Hに固定する。

[受信時]

A1:フレーム同期に使用。

A2:フレーム同期に使用。

C1:受信時は無視。

B1:1つ前の受信フレームのパリティ演算BIP-8 の結果と比較し、不一致ビット数をカウントアップする。

H1/H2:ポインタを計算する。またパスAISを検出する。

H3:ポインタ変更時に使用。

B2:1つ前の受信フレームのパリティ演算BIP-24の結果と比較し、不一致ピット数をカウント。(この結果をセクションFEBEとして送信フレームのZ1バイトに入れる。)

K2:セクションAISを検出。

Z2:セクションFEBEを取り出して、カウントアップする。

J1:受信時は無視。

B3:1つ前の受信パーチャルコンテナのパリティ演算 BIP-8の結果と比較し、不一致ビット数をカウント。(この結果をパスFEBEとして送信フレームのG1パイトに入れる。)

6

C2:受信時は無視。

G1:上位4ビットからパスFEBEを取り出してカウントアップする。また同じく上位4ビットからパスFE RFを検出する。さらに5ビット目をチェックしてパス 10 YELを検出する。

なお、上記以外のオーバヘッドバイトは受信時は無視す る。

【0007】次に、図12乃至図17に基づき、従来の 物理層の通信用LSIについて説明する。図12に従来 の物理層LSIの全体構成を示す。この物理層LSI は、ネットワーク側からの受信データを受信する受信フ レーム分解部100と、この受信フレーム分解部100 からデータを入力し、このデータに所定の処理を行った 後にATM層に出力する受信セル処理部101と、前記 受信フレーム分解部100からデータを入力する受信オ ーバヘッド処理部102と、この受信オーバヘッド処理 部102からデータを入力するステータスレジスタ10 3と、このステータスレジスタ103からデータを入力 する送信オーバヘッド処理部104と、ATM層からの データを受信する送信セル処理部106と、この送信セ ル処理部106及び送信オーバヘッド処理部104から のデータを入力し、ネットワークへ送信する送信フレー ム組立部105とを有する。次に、この通信用LSIの 動作を説明する。ネットワークからの受信データはフレ 30 ーム分解部 100 でオーバヘッドとペイロードに分けら れる。ペイロード部分は受信セル処理部101に送ら れ、53パイトのATMセルに整理されてATM層に送 られる。オーバヘッド部分は受信オーバヘッド処理部1 02に送られ、各種情報が取り出され、ステータスレジ スタ103にその結果が書き込まれる。一方、送信デー タは53バイトのATMセルの形でATM層から送信セ ル処理部106に入力され、ヘッダ情報に誤り訂正情報 が付加される。また、送信オーバヘッド処理部104は ステータスレジスタからの情報に基づいて送信オーバへ ッドバイトの内容を決定する。送信フレーム組立部10 5は送信オーバヘッド処理部104からオーバヘッドデ ータを、また送信セル処理部106からペイロードデー 夕を受取り、伝送フレームを組み立てネットワークに送 り出す。

【0008】以下、物理層LSIの各部の処理動作の詳細を受信系、送信系に分けて説明する。まず、受信部から説明することにする。受信フレーム分解部100は、図13にその構成を示す通り、ネットワークからの受信データにより同期化動作を行うフレーム同期回路10050-1と、このフレーム同期回路100-1の出力によ

り、現在入力中のデータのアドレスを出力するフレーム カウンタ100-2と、このフレームカウンタ100-2の出力により受信セル処理部への出力を変化するペイ ロード表示回路100-3と、前記フレームカウンタ1 00-2の出力により受信オーバヘッド処理部への出力 を変化するレジスタ書込み回路100-4と、前記ネッ トワークから受信した受信データを受信セル処理部及び 受信オーパヘッド処理部へ出力するディスクランプラ1 00-5とを有する。次に、この受信フレーム分解部1 00の動作を説明する。ネットワークより受信したデー 10 タ112-6でピットエラーの数を数え、加算器112 タはディスクランプラ100-5でスクランプルを解除 され、受信セル処理部及び受信オーバヘッド処理部に出 力される。また、このデータは、フレーム同期回路10 0-1にも入力される。フレーム同期回路100-1は 受信フレームの先頭の同期ワードA1, A2を検出して 同期化動作を行なう。フレームカウンタ100-2はフ レーム同期回路100-1の制御を受けて受信フレーム に同期してカウント動作を行なう。レジスタ書込み回路 100-4はフレームカウンタ100-2の値をデコー ドしてオーバヘッドバイト (A1, A2, C1, ・・ ・) の内必要なもの (B1、B2など) を受信オーバへ ッド処理部内の該当するレジスタに書き込むパルスを発 生する。ペイロード表示回路100-3は受信データが ペイロードの時、Highレベルになる信号を発生し、受信 セル処理部に対してセルデータを受信中であることを受 信セル処理部に伝える。

【0009】次に、受信オーバヘッド処理部102の詳 細を図14及び図15を用いて説明する。この受信オー バヘッド処理部102は、上述した受信フレーム分解部 100にて、オーバヘッド部とペイロードに分解され、 そのうち、オーバヘッド部についての処理を行うもので ある。上述した受信フレーム1のレジスタ書込み回路1 00-4が出力するパルスにより、ディスクランプラ1 00-5からの出力のの処理を行う。以下、オーバヘッ ドバイト別に受信オーバヘッド処理部102の動作を説 明する。

B1:図14(a)に示す通り、B1バイトはレジスタ 110-1に取り込まれる。SBIP-8計算回路11 0-2によって前フレームのセクションBIP-8を計 算しておく。レジスタ110-1の出力8ビットとSB 40 IP-8計算回路110-2の出力8ビット毎に比較器 110-3で比較する。異なっているビットは前フレー ムにビットエラーがあったことを示す。カウンタ110 - 4 でピットエラーの数を数え、加算器 1 1 0 - 5 とレ ジスタ110-6により、ビットエラー数を蓄積する。 H1/H2:図14(b)に示す通り、H1、H2バイ トはレジスタ111-1, 111-2にそれぞれ取り込 まれる。これをポインタ変更検出回路111-3により 解釈し、AU-4ポインタを変更するべきか否かを決定 する。

B2:図14(c)に示す通り、B2パイト(B2パイ トは3個からなるが、ここではH、M、Lを付けて区別 する) はレジスタ112-1~112-3に取り込まれ る。SBIP-24計算回路112-4によって前フレ **ームのセクションBIP-24を計算しておく。レジス** タ112-1~112-3の出力24ビットとSBIP - 24計算回路112-4の出力24ビットをビット毎 に比較器112-5で比較する。異なっているビットは 前フレームにビットエラーがあったことを示す。カウン - 7とレジスタ112-8により、ビットエラー数を蓄 積する。

K2:図15 (a) に示す通り、K2バイトはレジスタ 113-1に取り込まれる。下位3ビットが111と等 しくなる回数をカウントするSAIS検出器113-2 により、セクションAISを検出し、110と等しくな る回数をカウントするSFERF検出器113-3によ りセクションFERFを検出する。

22:図15 (b) に示す通り、22パイト (22バイ トは1フレームに3個あるが、この場合は先頭から3個 目を指す) はレジスタ114-1に取り込まれる。下位 7ビットをセクションFEBEとして加算器114-2 とレジスタ114-3により蓄積する。

B3:図15 (c) に示す通り、B3バイトはレジスタ 115-1に取り込まれる。PBIP-8計算回路11 5-2によって1つ前のパーチャルコンテナ(VC)の パスBIP-8を計算しておく。レジスタ115-1の 出力8ビットとPBIP-8計算回路115-2の出力 8ビットをビット毎に比較器115-3で比較する。異 30 なっているビットは前フレームにビットエラーがあった ことを示す。カウンタ115-4でビットエラーの数を 数え、加算器115-5とレジスタ115-6により、 ビットエラー数を蓄積する。

G1:図15(d)に示す通り、G1バイトはレジスタ 116-1に取り込まれる上位4ビットを、パスFEB Eとして加算器116-2とレジスタ116-3により 蓄積する。また上位4ビットが1001に等しくなる回 数をカウントするPFERF検出器116-5により、 パスFERFを検出し、上位から5ピット目が1になる 回数をカウントするPYEL検出器116-4によりパ スYELを検出する。

【0010】以上の通り、従来の受信オーバヘッド処理 部102は、各オーバヘッドバイトの処理毎に専用のハ ードウエアを設けて処理を行っている。

【0011】次に、送信系について説明する。送信フレ **ーム組立部105を図16に基づいて説明する。この送** 信フレーム組立部105は、カウント動作を行うフレー ムカウンタ105-1と、このフレームカウンタ105 -1の出力するカウントにより所望のレジスタの内容を 50 読み出すレジスタ読み出し回路105-2と、前記フレ

ームカウンタ105-1の出力するカウントにより所望 のセルデータを要求するペイロード要求表示回路105 - 3 と、前記フレームカウンタ105-1の出力するカ ウントにより前記レジスタ読み出し回路105-2の出 カと前記送信セル処理部の出力とを選択して出力するセ レクタ105-4と、このセレクタ105-4の出力に スクランブルをかけてネットワークへ送信するスクラン ブラ105-5とを有する。次に、この動作について説 明する。フレームカウンタ105-1は伝送フレームの 構造に合わせ、水平方向270バイト、垂直方向9行の 10 循環カウント動作を行なう。レジスタ読み出し回路10 5-2は伝送フレームがオーバヘッド部分の期間に送信 オーバヘッド処理部のオーバヘッドレジスタを読み出 す。セルデータ要求表示回路105-3は伝送フレーム がペイロード部分の期間中、送信セル処理部にセルデー タを要求する信号を出力する。セレクタ105-4はフ レームカウンタ105-1を参照し、オーバヘッド伝送 期間中はレジスタアクセス回路105-2の出力を選択 し、ペイロード期間中は送信セル処理部106からの入 力を選択する。セレクタ105-4の出力はスクランプ 20 ラ105-5でスクランプルをかけた後、ネットワーク に送り出される。

【0012】次に、送信オーバヘッド処理部104の動 作を図17に基づいて、オーバヘッドバイト別に説明す

A1/A2:LSIの立ち上げ時にA1としてF6Hを A1レジスタ120に設定する。またA2として28H をA2レジスタ121に設定する。

C1:C1レジスタ122に01H, 02H, 03Hの いずれかの値を設定する。どの値にするかは外部の使用 30 少することである。 環境に依存する。

B1:前フレームのセクションBIP-8をSBIP-8計算回路123で計算しておき、その結果をB1レジ スタ124に設定する。

H1/H2:通常はH1レジスタ125、H2レジスタ 126にポインタ値を設定しておく。パスAISを送信 するときは警報信号発生回路から値が設定される。この とき、ポインタ値は別のレジスタに退避させておく。

H3:00Hを入れる。

クションBIP-24をSBIP-24計算回路129 で計算しておき、その結果をB2(H)レジスタ13 0、B2 (M) レジスタ131、B2 (L) レジスタ1 32にそれぞれ設定する。

K2:K2レジスタ133に警報信号発生回路128が 発生する値を設定する。

Z2:Z2レジスタ134に警報信号発生回路128が 発生する値を設定する。

J1: J1レジスタ136に文字コード発生回路135 が発生する値を設定する

。B3:前バーチャルコンテナのパスBIP-8計算回 路137で計算しておき、その結果をB3にレジスタ1 38に設定する。

C2:LSIの立ち上げ時にC2レジスタ139に13 Hを設定する。

G1:G1レジスタ140に警報信号発生回路128が 発生する値を設定する。

【0013】以上の通り、従来の送信オーバヘッド処理 部104は、受信オーバヘッド処理部102と同様に各 オーバヘッドバイトの処理毎に専用のハードウエアを設 けて処理を行っている。

[0014]

【発明が解決しようとする課題】B-ISDNは現状で は規格が固まりつつある段階であり、将来新しいオーバ ヘッドバイトが定義される可能性がある。また現状で も、オーバヘッド部にD1~D12のように各国で定義 「して良い部分がある。しかしながら、従来の通信用LS I では上述のように、各オーバヘッドバイトの処理毎に 処理が固定されたハードウェアを使用していた。また、 例えば、図14に示した比較器やカウンタ等のハードウ エアが専用に各処理部に各々設けられていたため、以下 の問題点があった。1) 規格の追加、変更に柔軟に対応 出来ない。

- 2) オーバヘッドのうちの各国別に定義して良い部分に 対応出来ない。
- 3) ハードウェアの規模が大きい。

本発明は上記問題点に鑑みてなされたものであり、その 目的とするところは、将来の物理層規格の追加・変更に 柔軟に対応することができ、またハードウェア規模を縮

[0015]

【課題を解決するための手段】本発明の発明者は、従来 は各処理毎に専用のハードウエアを設けていたため、上 述のような問題点があると考えた。そこで、LSI内部 にプロセッサを設け、オーバヘッドの処理をこのプロセ ッサで行なわせることにより、ハードウエアの規模を減 少させればよいと考えた。また、従来はハードウエアに て処理を行っていたため、処理が固定されていた。すな わち、ハードウエアにて処理を行っていたため、一度L B2 (H) /B2 (M) /B2 (L):前フレームのセ 40 SIを作成してしまったならば変更は不可能であった。 そこで、本発明の発明者は柔軟な処理を行うためには、 処理をソフトウエアにて行わさせるようにすればよいと 考えた。そこで、以下の発明を完成させることができ た。

> 【0016】第1の発明の第1の構成は、B-ISDN の物理層のプロトコル処理を行う通信LSIにおいて、 オーバヘッド情報を格納するメモリと、プロトコル処理 のプログラムを実行するプロセッサとを備えることを特 徴とする。また、第1の発明の第2の構成は、前記プロ 50 セッサは、物理層のフレームに同期した信号の入力によ

り、待機状態から所定の動作を行なう動作状態に変化することを特徴とする。また、第1の発明の第3の構成は、前記物理層のフレームに同期した信号は、物理層フレームの各行に対応して発生し、プロトコル処理のプログラムが物理層フレームの各行に対応して定義されていることを特徴とする。また、第1の発明の第4の構成は、前記プロセッサは、受信を行うときプロトコル処理のプログラムを実行する受信プロセッサと、送信を行うときプロトコル処理のプログラムを実行する送信プロセッサとを備えることを特徴とする。

【0017】さらに、上記目的を達成するため、第2の 発明の第1の構成は、B-ISDNの物理層のプロトコ ル処理を行う通信LSIにおいて、ネットワークからの データを受信する受信フレーム分解部と、この受信フレ ーム分解部にて分解されたデータのうち、ペイロード部 の処理を行い、ATM層に出力する受信セル処理部と、 前記受信フレーム分解部にて分解されたデータのうち、 オーバヘッド部を蓄積する受信オーバヘッドメモリ部 と、この受信オーバヘッドメモリ部にて蓄積された所望 のデータを入力して、受信時のオーバヘッドの処理を行 20 う受信プロセッサ部と、この受信プロセッサ部にて処理 された結果を記憶するステータスレジスタ部と、このス テータスレジスタ部に記憶された結果を入力し、送信時 のオーバヘッドの処理を行う送信プロセッサ部と、この 送信プロセッサ部の出力を蓄積する送信オーバヘッドメ モリ部と、ATM層からのデータを受信する送信セル処 理部と、この送信セル処理部の出力及び前記送信オーバ ヘッドメモリ部の出力をフレームに組立て、ネットワー クに送信する送信フレーム組立部とを具備することを特 徴とする。また、第2の発明の第2の構成は、前記受信 30 プロセッサ部は、現在実行している命令の次に実行する 命令語を格納する番地を保持するプログラムカウンタ と、このプログラムカウンタが保持する番地を入力し、 この番地に格納された命令を出力するプログラムRAM と、このプログラムRAMから出力された命令を保持す る命令レジスタと、この命令レジスタにて保持された命 今のデコードを行う命令デコーダと、前記受信フレーム 分解部及び受信オーバヘッドメモリに格納されたデータ を選択するセレクタと、このセレクタにて選択されたデ ータを保持するレジスタと、このレジスタに保持された 40 データを入力し、処理を行う演算部とを有することを特 徴とする。

【0018】また、第2の発明の第3の構成は、前記受信オーバヘッドメモリ部は、オーバヘッドのSOH、AUポインタ、及びPOHをその構造のまま格納することを特徴とする。

[0019]

【作用】上記第1及び第2の構成によれば、LSI内部 行う受信プロセッサ4と、この受信プロセッサにて処理 にプロセッサを設け、オーバヘッドの処理をプロセッサ された結果を記憶するステータスレジスタ5と、このス が行うので、専用のハードウエアを用いる従来法に比べ 50 テータスレジスタ5に記憶された結果を入力し、送信時

12

てハードウエアの規模を減少することができるのである。

【0020】 ここで、第1の発明の第2の構成では、物 理層のフレームに同期した信号の入力により、動作状態 に変化することで、より効率的にプロセッサを使用する ことができるのである。

【0021】また、第1の発明の第3の構成では、前記物理層のフレームに同期した信号は、物理層フレームの各行に対応して発生することにより、特殊な同期信号の必要がなく、処理の迅速化を図ることができ、また、プロトコル処理のプログラムが物理層フレームの各行に対応して定義されている、即ち、未定義や各国で定義してよい部分を確保してある。したがって、将来の規格の追加・変更等に柔軟に対応することができるのである。

【0022】また、第1の発明の第4の構成では、受信を行うときプロトコル処理のプログラムを実行する受信プロセッサと、送信を行うときプロトコル処理のプログラムを実行する送信プロセッサとを備えているので、より高速な処理を実現することができるのである。また、受信側の同期クロックと送信側の同期クロックが異なる場合であってもこの送受信の同期クロックを合わせることなく送受信処理が実行出来るのである。

【0023】また、第2の発明の第2の構成によれば、プロトコル処理のプログラムの記憶・変更を可能とするプログラムRAMを設けている。このプログラムRAMの内容を変更することにより、将来の規格の追加・変更にも柔軟に対応することができるのである。

【0024】さらに、第2の発明の第3の構成によれば、受信オーバヘッドメモリ部に、オーバヘッドのSOH、AUポインタ、及びPOHをその構造のまま格納することにより、将来の規格の追加・変更等の場合に、設計者等が当該規格に移行のための設計が容易になるばかりでなく、未定義や各国で定義してよい部分を確保してあるため、将来の規格の追加・変更等に柔軟に対応することができるのである。

[0025]

【実施例】本発明の実施例を図面を参照しながら説明する。図1万至図8は本発明の一実施例を説明するための図である。まず、図1に本発明に係る通信用LSIの全体プロック図を示す。この通信用LSIは、ネットワークからのデータを受信する受信フレーム分解部1と、この受信フレーム分解部にて分解されたデータのうち、ペイロードの処理を行い、ATM層に出力する受信セル処理部2と、受信フレーム分解部1にて分解されたデータのうち、オーバヘッドを蓄積する受信オーバヘッドメモリ3と、この受信オーバヘッドメモリにて蓄積された所望のデータを入力して、受信時のオーバヘッドの処理を行う受信プロセッサ4と、この受信プロセッサにて処理された結果を記憶するステータスレジスタ5と、このステータスレジスタ5に記憶された結果を入力し、送信時

のオーパヘッドの処理を行う送信プロセッサ6と、この 送信プロセッサの出力を蓄積する送信オーバヘッドメモ リ7と、ATM層からのデータを受信する送信セル処理 部8と、この送信セル処理部の出力及び送信オーバヘッ ドメモリの出力をフレームに組立て、ネットワークに送 信する送信フレーム組立部9とを有する。

【0026】次に、この通信用LSIの全体動作の概要 について説明する。ネットワークから受信したデータは 受信フレーム分解部1に入力され、オーバヘッドとペイ ロードとに分けられる。ペイロードは受信セル処理部2 10 に送られ、セル同期、セルヘッダ誤り訂正の後、ATM 層に送られる。また、オーバヘッドは一旦受信オーバヘ ッドメモリ3に蓄えられる。受信プロセッサ4がオーバ ヘッドメモリ3にアクセスしてオーバヘッドからの各種 情報の取り出し、所定の処理を行い、その結果をステー タスレジスタ5に書き込む。一方、送信データはATM 層から53バイトのATMセルの形式で送信セル処理部 8に入力される。送信セル処理部8はセルヘッダに誤り 訂正情報を入れて送信フレーム組立部9に引き渡す。送 情報を取り出して処理し、送信オーバヘッドメモリ7内 のオーバヘッドバイトを更新する。送信フレーム組立部 9は送信オーバヘッドメモリ7からオーバヘッドバイト を取り出し、送信セル処理部8からセルデータを受けと って伝送フレームを組み立て、ネットワークへ送信を行 う。以上のように、物理層にて行うべき処理を受信系、 送信系のプロセッサとオーバヘッドメモリとを用いて行 うことにより、従来から専用のハードウエアを各々設け ていた場合に比べてハードウエア量を減少させることが できるのである。

【0027】以下、各部の詳細の動作について説明す る.

[受信フレーム分解部] 受信フレーム分解部1の構成を 図2に示す。受信フレーム分解部1は、ネットワークか らの受信データにより同期化動作を行うフレーム同期回 路1-1と、このフレーム同期回路1-1の出力により カウントアップするフレームカウンタ1-2と、このフ レームカウンタ1-2の出力により、受信オーバヘッド メモリ3へ制御信号の出力を行うメモリアクセス回路1 - 3 と、フレームカウンタ1-2の出力により受信セル 40 処理部への出力を変化させるペイロード表示回路1-4 と、フレームカウンタ1-2の出力により、受信プロセ ッサ4へオーバヘッドの処理を要求する信号等を出力す るフレーム処理要求発生回路1-5と、ネットワークよ り受信したデータをディスクランブルし、受信セル処理 部へ出力するディスクランプラ1-6と、ネットワーク から受信したデータのビットエラーを計算するSBIP - 8 計算回路 1 - 7 と、ディスクランプラ 1 - 6 の出力 のピットエラーを計算するSBIP-24計算回路1-

プラ1-6より出力されたデータのPOHの位置を検出 するポインタ増減検出回路1-10と、ネットワークよ り受信した信号のLOSを検出するLOS検出回路1-11とを有する。次に受信フレーム分解部1の動作につ いて説明する。まず、ディスクランプラ1-6はネット ワークからの受信データのスクランブルを解除し、その 内容を受信セル処理部へ出力する。また、フレーム同期 回路1-1はフレームの先頭の同期ワードA1, A2を サーチし、連続N回(Nは7程度)同期ワードを検出で きると同期確立とする。フレームカウンタ1-2はフレ ーム同期回路1-1の制御により、フレームの先頭のA 1 バイトを起点としてフレームの水平方向と垂直方向を カウントアップする。メモリアクセス回路1-3はオー バヘッドバイト(例えばB1)を受信していることをフ レームカウンタの値で判断し、そのオーバヘッドバイト が受信オーバヘッドメモリの適切な箇所に格納されるよ うに書込みパルスと書込みアドレスを発生する。フレー ム処理要求回路1-5はフレームの各行でオーバヘッド の取込みが終わるタイミングで受信プロセッサに対して 信プロセッサ6はステータスレジスタ5からステータス 20 オーバヘッド処理要求信号とフレームの行数を出力す る。ペイロード表示回路1-4は、受信セル処理部に対 し、ペイロード受信期間中だけHighになる信号を発生す る。SBIP-8計算回路1-7はフレーム毎のセクシ ョンBIP-8を計算する。SBIP-24計算回路1 -8はフレーム毎のセクションBIP-24を計算す る。PBIP-8計算回路1-9はパーチャルコンテナ 毎のパスBIP-8を計算する。ポインタ増減検出回路 1-10はフレームオーバヘッド内のH1バイトとH2 バイトをチェックしてポインタ増減指定が送られて来た 30 か否かを判定する。LOS検出回路1-11はネットワ ークからの信号が無信号状態がある期間 (2.3 μ sec ~100 μ sec の範囲で設定出来る) 続くことを検出す

> 【0028】 [セル処理部] セル処理部2は図10に示 すようにセル同期回路2-1と、セルヘッダ誤り訂正回 路2-2とを有する。セル同期回路は入力されるデータ の連続する5バイトについてCRC (Cyclic Redundanc y Check)の計算を行ない、結果が合うとヘッダを検出し たものと見做す。連続N回(Nは7程度)ヘッダが検出 されるとセル同期が確立されたものとする。セルヘッダ 誤り訂正回路2-2はCRCの計算で1ビット誤りが検 出されたとき、誤り訂正を行なう。

【0029】「受信オーバヘッドメモリ」受信オーパヘ ッドメモリ3は受信データのうちのオーバヘッド部分を 格納する他、受信プロセッサ4がオーバヘッドの処理を するときのワークエリアとしても使用する。図4に示す ように8Mを使用し、SOH、AUポインタ(H1、H 2、 H3)、 POHは当分必要のない部分まで含めて、 受信したままの形で格納する。また、このメモリのう 8、及びPBIP-8計算回路1-9と、ディスクラン 50 ち、何も割り当てられていない部分については、今後の 15

規格の追加・変更等に対応することができるとともにワ ーキングエリアとしても使用することができる。

【0030】本実施例においては、以下に示す様にワー キングエリアを使用する。

LOF-S/R:LOFの検出/解除に使用。

LOP-S/R:LOPの検出/解除に使用。

SAIS-S/R:セクションAISの検出/解除に使

PAIS-S/R:パスAISの検出/解除に使用。 SFERF-S/R: $ext{to}$ ションFERFの検出/解除 10 グラムRAM4-2が読み出され、読み出された命令コ に使用。

PFERF-S/R:パスFERFの検出/解除に使 用。

PYEL-S/R:パスYELの検出/解除に使用。

B1-SBIP8:受信したB1とSPIP-8の不一 致ピット数をカウントするのに使用。

B2-SBIP24:受信したB2とSBIP-24の 不一致ビット数をカウントするのに使用。

B3-SBIP8:受信したB3とPBIP-8の不一 致ビット数をカウントするのに使用。

RX-SFEBE:受信したセクションFEBEの値を 累積するのに使用。

RX-PFEBE:受信したパスFEBEの値を累積す るのに使用。

【0031】なお、この受信オーパヘッドメモリは、ロ ジックLSIに搭載でき、リフレッシュ等を必要としな いもの、例えばSRAMが好ましい。

【0032】 [受信プロセッサ] 受信プロセッサ4は、 図5の点線内部に示すように、受信フレーム分解部1の 出力により現在実行している命令の次に実行する命令を 30 格納する番地を保持するプログラムカウンタ4-1と、 このプログラムカウンタ4-1の出力により命令を出力 するプログラムRAM4-2と、このプログラムRAM 4-2より出力された命令を保持する命令レジスタ4-*

> LOS: Loss of Signal 1 bit LOF: Loss of Frame 1 bi t 1bit LOP: Loss of Pointer LOC: Loss of Cell Delineation 1 bit SAIS: Section Alarm Indication Signal 1 bit PAIS: Path Alarm Indication Signal 1bit SFERF: Section Far End Receive Failure 1 hit PFERF: Path Far End Receive Failure 1 bi t PYEL: Path Yellow 1 bit 7 bi t SFEBE: Section Far End Block Error PFEE: Path Far End Block Error 4bit

[送信プロセッサ] 送信プロセッサ6は、図6の点線内 部に示すように、送信フレーム組立部1の出力により現 在実行している命令の次に実行する命令を格納する番地 を保持するプログラムカウンタ6-1と、このプログラ ムカウンタ 6-1 の出力により命令を出力するプログラ 50 出力を選択するセレクタ 6-5 と、このセレクタ 6-5

*3と、この命令をデコードする命令デコーダ4-4と、 受信オーバヘッドメモリ3からの出力を選択するセレク タ4-5と、このセレクタ4-5により出力されたデー 夕を保持するレジスタ4-6,4-7と、命令デコーダ 4-4からの制御信号により、入力されたレジスタ4-6及び4-7に格納されたデータの各種処理を行い、そ の結果をステータスレジスタ5等に出力するALU4-8とを有する。次に、この受信プロセッサ4の動作につ いて説明する。プログラムカウンタ4-1の内容でプロ ードは命令レジスタ4-3に取り込まれてから命令デコ ーダ4-4でデコードされる。レジスタ4-6および4 7には受信オーバヘッドメモリ3やステータスレジス タ5から読み出したデータがセレクタ4-5に選択され て取込む。ALU4-8がレジスタ4-6および4-7 に取り込んだデータに対する演算を実行する。実際の動 作は次のようになる。受信プロセッサ4は通常は待機状 態にあり、プログラムカウンタ4-1は0番地を指して いる。受信フレーム分解部1からフレーム処理要求信号 20 が入力されるとプログラムカウンタ4-1に受信してい るフレームの行数nがジャンプアドレスとしてセットれ る。プログラムRAM4-2のn番地には受信フレーム のn行目で実行するべきプログラムの先頭番地Nへのジ ャンプ命令が書かれている。受信プロセッサ4はこの2 回のジャンプにより、N番地に到達し、n行目の処理を 始める。一連の処理の結果はステータスレジスタ5に反 映される。所定の処理が終わると受信プロセッサ4は待 機状態に戻る。以上のように、プログラムRAM4-2 にプログラムが格納されているので、処理内容の変更等 の場合には、このプログラムを変更することで容易に対

【0033】 [ステータスレジスタ] ステータスレジス タ5は以下のステータス情報を格納する。

応することができる。

ムRAM6-2と、このプログラムRAM6-2より出 力された命令を保持する命令レジスタ6-3と、この命 令をデコードする命令デコーダ6-4と、送信オーバへ ッドメモリ7からの出力、及びステータスレジスタ5の

により出力されたデータを保持するレジスタ6-6,6 −7と、命令デコーダ6−4からの制御信号により、入 力されたレジスタ6-6及び6-7に格納されたデータ の各種処理を行い、その結果を送信オーバヘッドメモリ 7等に出力するALU4-8とを有する。次に、この送 信プロセッサ6の動作について説明する。プログラムカ ウンタ6-1の内容でプログラムRAM6-2が読み出 され、読み出された命令コードは命令レジスタ6-3に 取り込まれてから命令デコーダ6-4でデコードされ る。レジスタ6-6および6-7にはステータスレジス 10 タ5から読み出したデータを取込む。ALU6-8がレ ジスタ6-6および6-7に取り込んだデータに対する 演算を実行する。実際の動作は次のようになる。送信プ ロセッサ6は通常は待機状態にあり、プログラムカウン タ6-1は0番地を指している。送信フレーム組立部9 からフレーム処理要求信号が入力されるとプログラムカ ウンタに送信フレームの行数nがジャンプアドレスとし てセットされる。プログラムRAM6-2のn番地には 送信フレームのn行目で実行するべきプログラムの先頭 番地Nへのジャンプ命令が書かれている。送信プロセッ 20 サはこの2回のジャンプにより、N番地に到達し、n行 目の処理を始める。一連の処理の結果は送信オーバヘッ ドメモリ7に反映される。所定の処理が終わると送信プ ロセッサ6は待機状態に戻る。なお、本実施例において は、受信プロセッサと送信プロセッサの2つのプロセッ サを用いている。これは、送受信処理の高速化を図るこ とができるためであるが、受信処理と送信処理を1つの プロセッサにて実行することも可能である。

【0034】 [送信オーバヘッドメモリ] 送信オーバヘッドメモリ7は図7に示すように送信データのうちのオ 30 ーバヘッド部分と64バイトのJ1コードを格納する(図では、C0~FF番地に格納されている)。メモリ内の各オーバヘッドバイトの配置は、必要なオーバヘッドバイトを格納する部分のみを確保して(つめて)配置してもよいが、将来の規格の追加・変更等に対応させるために図11に示したオーバヘッドの構造のまま配置されている。このオーバヘッドのうち、A1, A2, C1, H3, C2はLSIの立ち上げ時に設定され、以後変更されない。B1, B2, B3, Z2, J1, G1は毎フレーム更新される。オーバヘッドの更新はすべて送信プロセッサ6が実行する。C0HからFFHに配置されたJ1コードはLSIの立ち上げ時に外部から設定する。

【0035】 [フレーム組立部] フレーム組立部8は図 8の何8に示す通り、フレームカウンタ8-1と、このフレー ロ、バムカウンタ8-1からの入力により送信オーバヘッドメ 際にクモリからデータを取り出すメモリアクセス回路8-2 H1/と、フレームカウンタ8-1の出力により、送信プロセ により、サ6へオーバヘッドの処理を要求する信号等を出力す 値が終るフレーム処理要求回路8-3と、送信セル処理部へセ 50 する。

18

ルデータを要求する信号を出力するペイロード要求表示 回路8-4と、フレームカウンタ8-1の出力により、 メモリアクセス回路の出力と送信セル処理部の出力を選 択して出力するセレクタ8-5と、このセレクタ8-5 の出力にスクランプルをしてネットワークへ送信するス クランプラ8-6と、このスクランプラ8-6の出力の ビットエラーを計算するSBIP-8計算回路8-7 と、セレクタ8-5の出力のピットエラーを計算するS BIP-24計算回路8-8, PBIP-8計算回路8 -9とを有する。次に、このフレーム組立部8の動作に ついて説明する。フレームカウンタ8-1に合わせてメ モリアクセス回路8-2が送信オーバヘッドメモリから オーバヘッドバイトを読み出す。ペイロード要求表示回 路8-4は送信フレームがペイロードを送出する期間 中、セルデータを要求する信号を送信セル処理部9に対 して出力し、送信セル処理部9がこれに応じてセルデー タをフレーム組立部8に入力する。セレクタ8-5がフ レームカウンタ8-1に合わせてオーバヘッドバイトと セルデータを適宜選択し、スクランプラ8-6でスクラ ンブル処理してネットワークに送り出す。SBIP-8 計算回路8-7はスクランブル後の送信データについて フレーム毎のセクションBIP-8を計算する。このS BIP-24計算回路8-8はスクランブル前の送信デ ータについてフレーム毎のセクションBIP-24を計 算する。 PBIP-8計算回路8-9はスクランプル前 の送信データについてバーチャルコンテナ毎のパスBI P-8を計算する。

【0036】 [送信セル処理部] 送信セル処理部9はA TM層から入力されるセルデータのセルヘッダ4バイト についてCRC (Cyclic Redundancy Check) を計算 し、5バイト目にその結果を入れて、フレーム組立部8 に渡す。

【0037】次に、本発明の実施例におけるオーバヘッドの処理について説明する。

[受信時のオーバヘッド処理] 受信フレームのオーバヘッドパイトはすべて受信オーバヘッドメモリ3に取り込まれる。

B1:SBIP-8計算回路1-7によって前フレームのセクションBIP-8を計算しておく。受信プロセッサがSBIP-8計算回路1-7からSBIP-8の値を読み出し、受信オーバヘッドメモリ3に取り込まれたB1の値と比較を行ない、異なっているビット数を数えて、受信オーバヘッドメモリ3内の変数B1-SBIP8の値に加える。ホストCPUがこの変数を1秒に1回、パフォーマンスチェックのために読み取るが、その際にクリアする。

H1/H2:ポインタ増減指定はポインタ増減検出回路により検出する。ポインタ値の有効性判定や3回同一の値が続くかどうかのチェックは受信プロセッサ4が実行する

H1/H2:LSI立ち上げ時にポインタ値を設定しておく。パスAISを送信するときは送信プロセッサ6がポインタ値を送信オーバヘッドメモリ7のワーキングエリアに退避し、H1, H2にFFHを設定する。H3:LSI立ち上げ時に00Hを入れる。B2(H)/B2(M)/B2(L):前フレームのセクションBIP-24をSBIP-24計算回路1-8で計算して

B2:SBIP-24計算回路1-8によって前フレームのセクションBIP-24を計算しておく。受信プロセッサ4がSBIP-24計算回路1-8からSBIP-24の値を読み出し、受信オーバヘッドメモリ3に取り込まれたB2の値と比較を行ない、異なっているピット数を数えて、その値をステータスレジスタ5のSFEBEに書き込み、さらに受信オーバヘッドメモリ3内の変数B2-SBIP24の値に加える。ホストCPUがこの変数を1秒に1回、パフォーマンスチェックのために読み取るが、その際にクリアする。

に読み取るか、その際にクリアする。 K2:SAISの検出(下位3ピットが111と等しくなる回数を数をカウントする)、SFERFの検出(下位3ピットが110と等しくなる回数をカウントする)を受信プロセッサ4が実行する。SAISやSFERFを検出したときはステータスレジスタ5の該当するピッ

Z2:セクションFEBEを受信オーバヘッドメモリ3 内のRX-FEBEに蓄積する。

トを立てる。

B3:PBIP-8計算回路1-9によって前パーチャルコンテナのパスBIP-8を計算しておく。受信プロ 20セッサ4がPBIP-8計算回路1-9からPBIP-8の値を読み出し、受信オーバヘッドメモリ3に取り込まれたB3の値と比較を行ない、異なっているビット数を数えて、ステータスレジスタ5のPFEBEに書き込むとともに受信オーバヘッドメモリ3内の変数B1-SBIP8の値に加える。ホストCPUがこの変数を1秒に1回、パフォーマンスチェックのために読み取るが、その際にクリアする。

G1:受信プロセッサ4がパスFEBEを受信オーバへッドメモリ3の変数RX-PFEBEに加える。また上 30位4ビットが1001に等しくなる回数をカウントしてPFERFの有無をチェックし、上位から5ビット目が1に等しくなる回数をカウントしてPYELの有無をチェックする。

【0038】 [送信時] のオーバヘッド処理

オーバヘッドバイトは送信オーバヘッドメモリ7に設定することで送信出来る。それぞれのオーバヘッドバイトは送信オーバヘッドメモリ内に設定する場所が図14の様に決まっている。

A 1 / A 2: L S I 立ち上げ時にA 1 = F 6 H、A 2 = 40 28 Hを送信オーバヘッドメモリ7の該当箇所に設定す る。

C1:LSI立ち上げ時にC1=01H, 02H, 03 Hのいずれかの値を送信オーバヘッドメモリ7の該当箇所に設定する。どの値にするかは外部の使用環境に依存する。

B1:前フレームのセクションBIP-8をSBIP-8計算回路8-7で計算しておき、その結果を送信プロセッサ6が読み出して、送信オーバヘッドメモリ7の該当箇所に設定する。

IP-24をSBIP-24計算回路1-8で計算しておき、その結果を送信プロセッサ6が送信オーバヘッドメモリ7の該当箇所に設定する。

10 K 2: ステータスレジスタ 5 を送信プロセッサ 6 がチェックし、セクションAISを送信する場合はK2バイトの下位 3 ビットに 1 1 1 を設定する。

22:送信プロセッサ6がステータスレジスタ5からセクションFEBEを読み出し、送信オーバヘッドメモリ7の該当箇所に設定する。

J1:LSI立ち上げ時に図7に示す様に64バイトの J1コードを送信オーバヘッドメモリ7に設定してお く。これを送信プロセッサ6が順次読み出して送信オー パヘッドメモリ7の該当箇所に設定する。

20 B3:前バーチャルコンテナのパスBIP-8をPBIP-8計算回路8-9で計算しておき、その結果を送信プロセッサ6が送信オーバヘッドメモリ7の該当箇所に設定する。

C2:LSIの立ち上げ時に送信オーバヘッドメモリ7の該当箇所に設定しておく。13Hを設定する。

G1:送信プロセッサ6がステータスレジスタ5をチェックし、パスFERFを送るべき時は送信オーパヘッドメモリ7のG1バイト位置の上位4ビットに1001を設定し、またパスYELを送るべき時は上位から5ビット目に1を設定する。パスFERF、パスYELを送る必要がないときはステータスレジスタ5からパスFEBEを読み出し、送信オーパヘッドメモリ7の該当箇所に設定する。

[0039]

【発明の効果】上記の説明から明らかなように、本発明に係る通信用LSIではフレームオーバヘッドの処理を内部プロセッサが実行するので、従来の物理層の処理に使用される通信用LSIのように各処理別に専用のハードウェアを備える場合に比べて回路規模を削減でき、しかも処理の内容を内部のプログラムRAMで自由に設定できるので、オーバヘッドバイトの扱いに関する将来の追加、変更に柔軟に対応でき、かつ、国別に定義して良いオーバヘッドバイトの処理も可能になる。

【図面の簡単な説明】

【図1】本発明の実施例の全体構成図である。

【図2】本発明の実施例の受信フレーム分解部の構成図である。

【図3】本発明の実施例の受信セル処理部の構成図である。

50 【図4】本発明の実施例の受信オーバヘッドメモリにお

けるデータ割付けである。

【図5】本発明の実施例の受信プロセッサの構成図であ

【図6】本発明の実施例の送信プロセッサの構成図であ る。

【図7】本発明の実施例の送信オーバヘッドメモリにお けるデータ割り付けである。

【図8】本発明の実施例の送信フレーム組立部の構成図

【図9】STM-1の伝送フレームのフォーマットであ 10 8-3 フレーム処理要求回路

【図10】ユーザ・網インタフェースで使用されるオー バヘッドの用途を示した図表である。

【図11】STM-1の伝送フレームにおけるオーバへ ッドフォーマットである。

【図12】従来の物理層の処理を行う通信LSIの全体 構成図である。

【図13】従来の物理層の処理を行う通信LSIの受信 フレーム分解部の構成図である。

【図14】従来の物理層の処理を行う通信LSIの受信 20 100-3 ペイロード表示回路 オーバヘッド処理部の構成図である。

【図15】従来の物理層の処理を行う通信LSIの受信 オーバヘッド処理部の構成図である。

【図16】従来の物理層の処理を行う通信LSIの送信 フレーム組立部の構成図である。

【図17】従来の物理層の処理を行う通信LSIの送信 オーバヘッド処理部の構成図である。

【符号の説明】

- 1 受信フレーム分解部
- 1-1 フレーム同期回路
- 1-2 フレームカウンタ
- 1-3 メモリアクセス回路
- 1-4 ペイロード表示回路
- 1-5 フレーム処理要求回路
- 1-6 ディスクランプラ
- 1-7 SBIP-8計算回路
- 1-8 SBIP-24計算回路
- 1-9 PBIP-8計算回路
- 1-10 ポインタ増減検出回路
- 1-11 LOS検出回路
- 2 受信セル処理部
- 2-1 セル同期回路
- 2-2 セルヘッダ誤り訂正回路
- 3 受信オーバヘッドメモリ
- 4 受信プロセッサ
- 4-1, 6-1 PC (プログラムカウンタ)
- 4-2, 6-2 プログラムRAM
- 4-3, 6-3 IR (命令レジスタ)
- 4-4, 6-4 DEC (デコーダ)
- 4-5, 6-5 セレクタ

4-6, 6-6 レジスタA

4-7.6-7 レジスタB

4-8, 6-8 ALU

5 ステータスレジスタ

6 送信プロセッサ

7 送信オーバヘッドメモリ

8 送信セル処理部

8-1 フレームカウンタ

8-2 メモリアクセス回路

8-4 ペイロード要求表示回路

8-6 スクランプラ

8-7 SBIP-8計算回路

8-8 SBIP-24計算回路

8-9 PBIP-8計算回路

9 送信フレーム組立部

100 受信フレーム分解部

100-1 フレーム同期回路

100-2 フレームカウンタ

100-4 レジスタ書込み回路

100-5 ディスクランプラ

101 受信セル処理部

102 受信オーバヘッド処理部

103 ステータスレジスタ

104 送信オーバヘッド処理部

105 送信フレーム組立部

105-1 フレームセレクタ

105-2 レジスタ読み出し回路

30 105-3 ペイロード要求表示回路

105-4 セレクタ

105-5 スクランプラ

106 送信セル処理部

110-1, 124 B1データレジスタ

110-2, 123 SBIP-8計算回路

110-3, 112-5, 115-3 比較器

110-4, 112-6, 115-4 カウンタ

110-5, 112-7, 114-2, 115-5, 1

16-2 加算器

 $40 \quad 110-6, \quad 112-8, \quad 114-3, \quad 115-6, \quad 1$

16-3 レジスタ

111-1, 125 H1データレジスタ

111-2, 126 H2データレジスタ

111-3 ポインタ変更検出回路

112-1, 130 B2 (H) データレジスタ

112-2.131 B2 (M) データレジスタ

112-3, 132 B2 (L) データレジスタ

112-4, 129 SBIP-24計算回路

113-1、133 K2データレジスタ


50 113-2 SAIS検出回路



23 113-3 SFERF検出回路 121 A2データレジスタ 114-1, 134 Z2データレジスタ 122 C1データレジスタ 128 警報信号発生回路 115-1, 138 B3データレジスタ 115-2 PBIP-8計算回路 135 文字コード発生回路 136 J1データレジスタ 116-1, 140 G1データレジスタ 137 PBIP-8計算回路 116-4 PYEL検出回路 139 C2データレジスタ 116-5 PFERF検出回路 120 A1データレジスタ

【図1】

(13)



[図3]

2-1

2-2

フレーム
分解部より


一


フリーム
対解的より


フリーム
対解的
対応回路

フリーム
対解的
対応回路


フリーム
対解的
対応回路









【図7】




【図11】




【図16】



【図8】



【図13】




[図10]

| パラメータ | 用途 | | | |
|-----------|--------------------------------------|--|--|--|
| A1,A2 | フレーム同期に使用 | | | |
| C1 | STM-N内の各STM-1を識別、またはSTS-N内の各STS-1を識別 | | | |
| B1 | セクションBIP-8の計算結果を通知 | | | |
| El | (NNIで中株セクションの音声通信用) | | | |
| F1 | (NNIで中継セクションの故障特定用) | | | |
| D1-D3 | (NNIで中継セクションのデータ通信用) | | | |
| H1, H2 | AUポインタおよびPath-AIS通知 | | | |
| Н3 | AUポインタでdecrement指示のときペイロードの一部が入る | | | |
| B2 | セクションBIP-24の計算結果を通知 | | | |
| K1 | (NNIで切替え系の制御) | | | |
| K2 | s-AIS、s-FERFの通知(NNIで切替え系の制御) | | | |
| D4-D12 | 各国で国内仕様を規定 | | | |
| Zì | 不使用 | | | |
| Z2 | s-FEBE(セクションBIP-24誤り個数) | | | |


(a)

| パラメータ | 用途 | | |
|-------|--|--|--|
| J1 | パス導通監視 | | |
| В3 | パスBIP-8計算結果の通知 | | |
| C2 | 信号ラベルコード ATMの場合は13H固定 | | |
| G1 | P-FERF、P-YEL、P-FEBE (パスBIP-8エラー数) の通知 | | |
| F2 | (NNIで保守用チャネル) | | |
| H4 | セルオフセット表示(右端のH4から右にたどった最初のATMセル 先頭までのバイト単位での距離) | | |
| Z3 | 子娟 | | |
| Z4 | 子隨 | | |
| Z5 | 予備 | | |


(b)





【図14】



【図15】







[図17]

